Розроблення та синтез VHDL-моделей елементів пристроїв захисту інформації
Опис результату розробки архітектури пристрою та його структурної схеми на рівні міжрегістрових передач. Система для виконання тестування пристрою, результати його симуляції у формі часових діаграм. Cинтез розробленої VHDL-моделі пристрою в ПЛІС.
03.03.2015 |
Комп'ютерні методи високорівневого проектування пристроїв захисту |
Программирование, компьютеры и кибернетика |
Язык: украинский |
Просмотры: 18
