Арифметико-логические устройства ЭВМ

Разработка вычислительного устройства для умножения двоичных чисел с фиксированной запятой, без знака, представленных в прямом коде. Алгоритм операции, структурная схема АЛУ, диаграмма управляющих сигналов, функциональная схема устройства управления.

01.10.2014 | Программирование | Программирование, компьютеры и кибернетика | Язык: русский | Просмотры: 57