Электронные вычислительные машины

Разработка схемы арифметическо-логического устройства для выполнения арифметической операции

Алгоритм реализации арифметической операции и разработка блок-схемы устройства. Составление и минимизация логических выражений работы блоков. Логическая схема регистра, сумматора, сдвига и мультиплексора. Анализ и синхронизация работы устройства.

27.02.2014 | Электронные вычислительные машины | Программирование, компьютеры и кибернетика | Язык: русский | Просмотры: 98