Мова VHDL. Створення проекту для моделювання цифрових і аналогових схем. Синтез і моделювання комбінаційних пристроїв, заданих в табличній формі, за допомогою системи Active-HDL 6.1. Створення ієрархічних структур при проектуванні складних пристроїв.
14.02.2009 |
Моделювання цифрових пристроїв в VHDL |
Программирование, компьютеры и кибернетика |
Язык: украинский |
Просмотры: 208
