Тестирование и верификация HDL-моделей компонентов SOC
Анализ тестопригодности графа управления автоматной модели HDL-программы. Фрагмент модуля дискретного косинусного преобразования и кода механизма ассерций. Особенности верификации дискретного косинусного преобразования в среде Questa, Mentor Graphics.
20.11.2010 |
Программирование |
Программирование, компьютеры и кибернетика |
Язык: русский |
Просмотры: 71
