Командный цикл процессора

Поток данных при прерывании командного цикла. Способы синхронизации ступеней конвейера. Техническая основа реализации RISC. Преимущества RISC-архитектуры процессоров по сравнению с CISC. Основные методы минимизации приостановок работы конвейера.

24.04.2011 | Программирование | Программирование, компьютеры и кибернетика | Язык: русский | Просмотры: 66