Дослідження роботи стандартного 4-бітного арифметично-логічного пристрою. Логічні і функціональні схеми. Об’єднання каскадом мультиплексорів в логічний та арифметичний блок. Таблиці істинності та результати тестування. Теоретичні відомості про суматори.
06.12.2013 |
Комп’ютерна схемотехніка |
Коммуникации, связь, цифровые приборы и радиоэлектроника |
Язык: украинский |
Просмотры: 40
