Проектирование комбинационной схемы проверки четности 2-х байтовой посылки
Моделирование логической схемы интегрального транзистора для проверки четности 2-х байтовой посылки. Расчет параметров модели Гуммеля-Пуна и построение базовой ячейки в программе Micro-cap. Топологические чертежи базовой ячейки и разводки кристалла.
06.07.2012 |
Микросхемотехника |
Коммуникации, связь, цифровые приборы и радиоэлектроника |
Язык: русский |
Просмотры: 105
