Дослідження методів і алгоритмів синтезу синхронних кінцевих автоматів
Поняття та сутність ПЛІС, проектування та зародження мови VHDL. Моделювання систем за допомогою MatLab та Quartus II. Принцип роботи блока Stateflow. Створення графа станів для синхронного кінцевого автомата. Одержання VHDL коду в середовищі Quartus.
15.02.2013 |
Мікропроцесорна техніка |
Коммуникации, связь, цифровые приборы и радиоэлектроника |
Язык: украинский |
Просмотры: 56
