Последовательный умножитель двух 4-разрядных чисел со знаком
Временные характеристики переключения логических элементов. Проектирование последовательного умножителя, схема полного сумматора. Временная диаграмма спроектированного умножителя чисел, оценка его быстродействия и максимальной задержки на выходе.
21.03.2014 |
Цифровая схемотехника |
Коммуникации, связь, цифровые приборы и радиоэлектроника |
Язык: русский |
Просмотры: 110
